Was sind PLDs (CPLD, FPGA)?
Programmable Logic Devices (PLDs) sind wiederprogrammierbare Schaltkreise zum Implementieren beliebiger digitaler Funktionen.
Zwei wesentliche Gruppen von PLDs existieren
- CPLD = Complex Programmable Logic Device
- FPGA = Field Programmable Gate Array
Die Grundidee ist eine Kombination von programmierbaren UND/ODER-Schaltungen aufzubauen.
Mehrere dieser programmierbaren Schaltungsteile auf einem Schaltkreis sind als PLDs (= Programmable Logic Device) bekannt.
In der Kombination von PLDs und Gate Array-Technologie entstanden FPGAs, die komplexer als CPLDs sind.
FPGAs besitzen eine regelmäßig aufgebaute Struktur von logischen Zellen bzw. Modulen, die vom FPGA-Designer beliebig verbunden werden können.
Es existieren 2 Typklassen von FPGAs
- One-Time Programmable (OTP) werden einmalig programmiert und müssen durch die Fuse/Anti Fuse-Technologie bei einer Designänderung durch einen neuen Schaltkreis ersetzt werden. Sie behalten jedoch ihre Information auch nach Abschalten der Versorgungsspannung.
- SRAM-basierte FPGAs besitzen die Information für die Logikbaugruppen und ihrer Verbindungen in statischen RAM. Die Speicherzellen der Logikbaugruppen sind somit LUTs (= Look Up Tables). Sie sind sehr oft programmierbar, verlieren jedoch die Informationen beim Abschalten der Versorgungsspannung. Sie benötigen beim Wiedereinschalten die Informationen in einem PROM oder im Systemspeicher.
Die Hardware moderner CPLDs und FPGAs ist inzwischen sehr komplex.
Wir setzen in unserer Firma FPGAs und CPLDs der Firma XILINX ein.
» Übersicht
Die CPLDs der Baureihen XC9500, CoolRunner und CoolRunner-II besitzen bis zu 512 Makrozellen, bis zu 12 000 System Gatter, bis zu 192 programmierbare Ein-/Ausgänge, maximale Frequenzen von 303 MHz bei einem geringen Stromverbrauch von weniger als 100 µA.
Die XILINX-FPGAs umfassen die Baureihen Spartan und Virtex mit bis zu 10 Mio. Gattern, 1,25 MB
Block-RAM, über 1000 programmierbaren Ein-/Ausgängen, bis zu 512 (18x18 bit) Hardware-Multiplizierer, bis zu 20 DCMs
(Digital Clock Manager) mit bis zu 500 MHz, bis zu vier 10/100/1000 Mb/s Ethernet MACs, bis zu 24 RocketIO Transceiver mit 622 Mb/s
bis 11,1 Gb/s und bis zu 4 Hardware IBM PowerPCs 405 je Schaltkreis.
» Schematischer Aufbau eines Spartan FPGA