DSP算法的功能性模拟和小型设计也可在Matlab/Simulink基础上有利的进行。这样就可在开发研制和输入中进行测试，在最终目标硬件上的算法是否字位准确和周期准确地运行。

如果此算法是作为软件在PC上执行的，那么在模拟之后，电路图会自动转换成C 代码。

这种图形式编程具有多种优势

• 通过运用功能性模块使得程序更加层次清晰
• 大量的功能得以模拟
• 如果纯粹的软件解决在PC计算中速度太慢，也可开发完成一种由硬件支持的FPGA设计

时间性模拟

如同所有的FPGA一样，大量设计的时间性能评估只能在具有对运行时间认知的同时，在对目标硬件进行定位和线路设置之后，通过其组合逻辑和连接电路得出。 在时间性模拟之后，由太长运行周期而引起的功能性误差会被有针对性地抽出。这种误差将在一个重复性的程序中得以排除。

一个时间性能分析主要给出设计中的最慢速度的流程，从中最大频率也将得以说明。对设计的评估也可通过逻辑运行时间和联接运行时间的关系得出。